Die Integration mehrerer digitaler Signalverarbeitungsblöcke (DSP), Breitband-Digital-Analog-Wandler (DACs) und Breitband-Analog-Digital-Wandler (ADCs) in einen einzigen monolithischen Chip ermöglicht jetzt die Entlastung von stromhungrigen FPGA-Ressourcen, so dass Plattformen mit geringerem Platzbedarf, geringerem Stromverbrauch und höherer Kanalzahl entstehen, die höhere Abtastraten als bisher erreichen können. Mit dieser neuen Fähigkeit gehen neuartige Algorithmen zur Multichip-Synchronisation (MCS) innerhalb dieser integrierten Schaltungen (ICs) einher, die es dem Benutzer ermöglichen, eine bekannte (deterministische) Phase für alle Kanäle zu erreichen, wenn er das System mit Strom versorgt oder anderweitige Softwareänderungen am System vornimmt. Diese deterministische Phase vereinfacht daher die umfassenderen Kalibrierungsalgorithmen auf Systemebene, die erforderlich sind, um die Synchronisierung aller Kanäle am Ausgang oder Eingang der mit diesen ICs verbundenen Front-End-Netzwerke zu erreichen. In diesem Artikel werden experimentelle Ergebnisse vorgestellt, die diese MCS-Fähigkeit unter Verwendung einer 16-Kanal-Empfänger-/Senderplattform mit mehreren Digitalisierer-ICs, Taktquellen und digitalen Schnittstellen demonstrieren.