La integración de múltiples bloques de procesamiento digital de señales (DSP), convertidores digital-analógico (DAC) de banda ancha y convertidores analógico-digital (ADC) de banda ancha en un único chip monolítico permite ahora descargar los recursos de las FPGA, que consumen mucha energía, para crear plataformas de menor tamaño, menor consumo y mayor número de canales, capaces de muestrear a velocidades superiores a las que se podían alcanzar hasta ahora. Esta nueva capacidad viene acompañada de nuevos algoritmos de sincronización multichip (MCS) dentro de estos circuitos integrados (CI), que permiten a los usuarios obtener una fase conocida (determinista) para todos los canales al alimentar el sistema o realizar modificaciones de software en el mismo. Por lo tanto, esta fase determinista simplifica los algoritmos de calibración a nivel de sistema más amplios necesarios para lograr la sincronización de todos los canales a la salida o entrada de las redes frontales conectadas a estos CI. Este artículo presenta resultados experimentales que demuestran esta capacidad MCS mientras se utiliza una plataforma de receptor/transmisor de 16 canales que consta de múltiples circuitos integrados digitalizadores, fuentes de reloj e interfaces digitales.